近日，信息科學技術學院2020級本科生周可行作為第一作者𓀄，在加拿大多倫多舉行的第56屆微架構國際研討會（56th International Symposium on Microarchitecture🤹🏼‍♂️，MICRO‘56）上發表一篇論文，論文的成果主要關於芯片仿真優化。據統計⤵️💆🏽‍♀️，這是中國大陸第一篇本科生為第一作者發表在MICRO上的論文。

該工作以“Khronos: Fusing Memory Access for Improved RTL Simulation”為題發表🧑🏿‍🦱，周可行為第一作者🤘🏻，通訊作者是集成電路學院梁雲研究員。

寄存器傳輸級（RTL）仿真是芯片設計流程中重要的一個步驟。根據統計，芯片設計70%的時間用在仿真和驗證，其中，大約30%的時間是RTL仿真。目前，軟件RTL仿真器因為其靈活性高和調試能力強，在RTL仿真中起到重要的作用🧕🏻。然而，目前最先進的仿真器平均消耗45%的指令作內存訪問，消耗了大量的時間，並拖慢了整體的性能。針對仿真的內存優化，梁雲小組提出了Khronos仿真器。Khronos發現並利用連續的時鐘周期內，內存訪問的時間局部性。通過融合這些訪問，內存訪問可以得到大幅度的減小，從而提高整體性能。該仿真器通過發現跨周期的數據依賴分析🧔🏼，對時鐘邊緣的寄存器等內存讀寫做合並優化🧓🏻，實現更高效的芯片仿真。為了優化跨周期的內存讀寫，Khronos將數據依賴建模為整數線性約束👄、非線性目標函數的優化問題。通過迭代進行線性化和對偶化，可以在較快時間內求出問題的較優解。與最新的仿真器相比👩🏻‍🦼‍➡️，Khronos能夠減少最高88%內存訪問，提供2.0（最高4.2倍）的加速。

由電氣電子工程師協會（IEEE）和美國計算機學會（ACM）共同舉辦的微架構國際研討會（MICRO）是最具有影響力的微架構領域國際會議之一👵🏼。該會議是展示、討論和辯論先進計算和通信系統微體系結構思想和技術的頂級論壇。會議旨在結合學術界與工業界的不同觀點，討論面向未來的芯片架構🦑。MICRO與計算機架構國際研討會（ISCA）共同被認為是體系結構領域最重要的兩個會議。今年🧟‍♀️，MICRO為第56屆會議👨🏿‍🦳，於2023年10月28日到11月1日在加拿大多倫多舉行🥦。